(19) 日本国特許庁 (JP)

① 特許出願公開

⑩公開特許公報(A)

昭59—17655

60Int. Cl.3 G 06 F 13/04 9/06 識別記号

庁内整理番号 7361-5B D 7218-5B 砂公開 昭和59年(1984)1月28日

発明の数 2 審査請求 未請求

(全18頁)

のコンピュータプログラム保護方法及び装置

②特

願 昭58-101578

22出

昭58(1983)6月7日

優先権主張

②1982年6月7日③米国(US)

@385480

砂発 明 者 ハバ・エル・トス

アメリカ合衆国カリフオルニア 州サンノゼ・ドライ・クリーク

コート2258

の発 明 者 アーパッド・ポール・トス

アメリカ合衆国カリフオルニア 州サンノゼ・ドライ・クリーク

・コート2258

の出 願 人 フォーチユン・システムス・コ

ーポレーション

アメリカ合衆国カリフオルニア 州サン・カルロス・インダスト

リアル・ロード1501

四代 理 人 弁理士 湯浅恭三

外4名

明細哲の浄密(内容に変更なし)

1. 〔発明の名称〕

コンピュータブログラム保護方法及び装置

2. (特許請求の範囲)

(1) デイスクからデイスク装置にコンピュータブ ログラムを受け取るように構成されたコンピュー タシステムにおいて.

前記デイスクがシステムでの使用認定を受け ているかどうか検査されるべきであることを表示 するブログラム保護信号を与えるための検出装置 ٤;

システム識別子をストアするシステム識別子 レンスタと、前配デイスクの所定フィールドから デイスク認定データを読み出す手段と、前記ディ スク脳定データを前記システム識別子と比較して それらが同じであるときに認定信号を与える比較 手段とを消し、前記プログラム保護信号に応答し て前記ディスクの検査を行う認定装置と; を具備するプログラム保護装置。

(2) 前記認定装置に、

前記デイスクがマスターであるときにマスター 信号を発生するマスター検出手段と、

パージン識別子を与える手段と、

前記マスター信号に応答して前記ディスクの 所定フィールドからディスクデータを読み出させ る手段と.

前記デイスクデータを前記パージン識別子と 比較してそれらが同じであるときにパージン信号 を与える比較装置と、

を備える特許請求の範囲第1項に記載のプログラ ム保護装置。

- (3) 前記パージン信号に応答して前記システム職 別子を前記デイスクの前記所定フィールドに書き 込み、これにより前配ディスクをノン・パージン マスターにせしめる手段を備える特許請求の範囲 第1項に配載のブログラム保護装置。
- (4) 前記パージン信号に応答して前記システム職 別子を発生する発生手段と、前配システム識別子 を前記システム識別子レジスタにストアする手段 とをさらに具備する特許請求の範囲第3項に記載

のブログラム保護装置。

- (5) 前記発生装置は、前記ディスクユニットがシステムによつてアドレスされるのに使用されるアドレスの関数として前記システム識別子を発生するプログラム可能アレーロジックを有する特許請求の範囲第4項に記載のプログラム保護装置。
- (6) 前記マスターディスクは、タイミングインジケータと該タイミングインジケータから角度変位をもつて配置されたマスターインジケータとを設けたタイミングトラックを有し; 前記マスター検出器は前記タイミングインジケータに対する前記マスターインジケータの角度変位を検出する手段と、前記角度変位がマスターディスクに対する変位と一致するかどうかを決定する手段とを有する; 特許請求の範囲第5項に記載のプログラム保護装置。
- (7) 前記プログラム保護信号に応答して初期化信号を与え、これにより前記認定信号が発生されるまでは通常の情報読出しおよび書込みに対する前記ディスク装置の動作を禁止化する手段をさらに

(3)

をさらに具備する特許請求の範囲第2項に記載の プログラム保護装置。

- (10) 前記プログラム認定メモリは電源がオフ・オンになつても前記プログラム認定識別子の状態を保持する非揮発性メモリである特許請求の範囲第 9項に記載のプログラム保護装置。
- (11) 前記検出手段は前記オームにより前記プログラム認定メモリをアドレスしてそのプログラムネームに対応したプログラム認定機別子を得る手段を含む特許請求の範囲第9項に記載のプログラム保護装置。
- (12) フレックスデイスクからコンピュータブログ ラムを受け取るように構成されたコンピュータシ ステムにおいて

デイスクが新たにシステムに装着されたこと を検出するデイスク検出装置と、

装着されたディスクがマスターディスクであるか否かについて検査を開始させる初期化信号を 発生する装置と。

前記ディスクに対してタイミングトラックを

具備する特許請求の範囲第1項に記載のプログラム保護装置。

(8) システムに対して認定を受けているプログラムを識別するためのプログラム認定識別子をスト アするプログラム認定は、ア

前記デイスク上の各プログラムのネームを読 み出す手段と

前記オームに応答し、前記ディスク上の前記 プログラムが前記プログラム認定メモリに認定職 別子をもつか否かを決定する手段と、

をさらに具備する特許請求の範囲第 1 項に記載の プログラム保護装置。

(9) システムに対して認定を受けているプログラムを識別するためのプログラム認定識別子をスト アするプログラム認定メモリと、

前記デイスク上の各プログラムのネームを読み出す手段と。

前記ネームに応答し、前記ディスク上の前記 プログラムが前記プログラム認定メモリに認定識 別子をもつか否かを決定する手段と、

(4)

検出し、前記デイスクがマスターデイスクである ときはマスターデイスクインジケータの存在を検 出してマスター信号を与える手段と、

ンステム化新たに装着されたマスターディス クがパーシンであるか否かを決定するため前記マ スターディスクを検査する手段と

パーシンマスターデイスクにシステム識別子 をストナする手段と、

新たに装着されたディスクにストナされるシステム識別子を検査し、前記ディスクが前配システム識別子をストナしているときは認定信号を与えて前記ディスクが通常にナクセスされるようにする手段と、

を具備するプログラム保護装置。

3. [発明の詳細な説明]

発明の背景

本発明はデイジタルコンピュータの分野に関し、 特にこの種のコンピュータの一部をなすプログラム保護方法及び装置に関する。

プログラム保護は、コンピユータソフトウェア

(5)

が将定のコンピュータシステムに使用されるべく 認定を受けていることを保証するためのものであ る。

コンピュータシステムがコンピュータプログラムを受け入れる前に、プログラム保護方法を通して、そのプログラムが認定を受けていることを保証する検査をシステムに行わせることが望ましい。本出額における用語の"プログラム保護"とは、正式な認定を受けたコンピュータソフトウエアだけが確実にコンピュータシステムに受け入れられ利用されるようにする方法および装置を意味する。

ブログラム保護の必要性は多くの理由から起きている。一つは、コンピュータンステムに特別な 特徴を有して適合するソフトウェアが必要とされるときである。コンピュータブログラムがコンピュータシステムで走れるような特別の適合性をもっていなければ、たとえそのようなソフトウェアを実行しても、望ましくないエラーが発生するであろう。プログラム保護は、コンピュータブログラムがコンピュータシステムで実行可能になる以

ドウェアに特別な特徴を要するものであつたり、 認定を受ける前に特別なコストを要するものであ つたりする。

(7)

コンピュータ分野の当業者は、上述したこと以外にもデータ処理システムにプログラム保護を必要とする理由があることを認めるであろう。

多くのコンピュータンステムにおいて、コンピュータブログラムは磁気像体を介してンステムユーザに書積され配給される。しばしば、磁気像体はフレックスデイスクであり、小型軽量で移送も容易である。フレックスデイスクの使用はコンピュータブログラムのマーケテイングにおいて広く行きわたつている。磁気デイスクは容易にコピー再生が可能で、しかも容易に変更可能であるため、これまでプログラム保護が望まれた重要な問題を

のか提起してきた。

コンピュータソフトウエア、特に磁気デイスク にストアされるソフトウエアを保護するため、これまで種々の方法が提案された。しかし、それら の保護方法は、脳定されている使用に対して適当 前に適当な検査を受けていることを保証する上で も観ましい。

所要の特徴を有し、がつ適当な検査を受けているコンピュータプログラムだけが認定される。

プログラム保護は、コンピュータソフトウエアのマーケティングを容易にするためにも必要である。特定のハードウエアシステムでしか走れないコンピュータブログラムがライセンス契約で販売されることはよくあることである。そのような環境の下では、コンピュータブログラムが時定されていないとは、コンピュータシステムはそのブログラムを拒絶しなければならない。

ブログラム保護は、異なるパージョンのコンピュータブログラムを区別するときにも必要である。 例えば、更新部分と改良部分を含む新パージョン のブログラムがオリジナルのブログラムと相当異 なることがある。そのような新パージョンはハー

(8)

なフレキシビリテイを与えないばかりか、認定されていない使用に対して十分な保護をなし得ない。

上述した点に鑑み、本発明はデータ処理システム用の改善されたプログラム保護方法および装置 を提供することを目的とする。

発明の要約

本発明はコンピュータシステムにおけるコンピュータブログラム保護方法および装置である。本発明の保護装置には、システムに磁気デイスクが新たに装着されて使用されるときブログラム保護信号を発生するデイスクセンサ手段が設けられる。デイスクが新しくシステムに装填される度毎に、そのデイスクはシステムでの使用認定を受けているかどうか検査され確かめられる。もし認定を受けていなければ、システムはそのデイスクを受け入れない。しかし認定を受けていれば、デイスクは受け入れられて通常に使用される。

本発明の1つの特徴においては、新しく装着されたディスクがマスターディスクであるか否かを 決定するマスターディスク検出器が設けられる。

特局昭59-17655 (4)

マスターデイスクには、パージンとノン・パージ ンの2つの型式がある。 パージンマスターディス クは、駆定されたどのユーザシステムに対しても 認定嫌別子をもたないマスターディスクである。 パージンマスターデイスクは、正式に認定された どのシステムに対しても使用認定を受けられる。 マスターデイスクがシステムに新たに装着された とき、そのマスターがパージンであるかノン・パ ージンであるかを決定するテストが行われる。バ ージンであれば、システムはそのデイスクに認定 システム歳別子をストナするより動作する。ひと たび認定システム識別子がストアされると。その デイスクはもはやパージンでなくなりノン・パー ジンマスターになる。しかる後は、そのディスク が認定システムにロードされる度毎に、眩システ ムは検査を行つてそのディスクはシステム内で走 れる認定を受けているものであることを確認する。

デイスクがマスターでない場合、そのデイスク はンステムで走れる認定を受けているマスターデ イスクの認定されたコピーであるかもしれない。

(11)

詳細な説明

全体のシステム一第1図

第1図において、処理装置(プロセッサ) 2 は中央ロジックバス (CLB) 22を介してメモリ管理ユニット (MMU) 6 に接続する。中央ロジックバス 2 2は、アドレスバス 1 7 、データバス 1 8 および制御ライン 1 9 を含む。プロセッサ 2 は、バスユニット 5 - 0 から第1レベル割込み信号INITおよび第2レベル割込み信号VIRを受け取る。これらの割込み信号はプログラム保護機構と関連して使用される。

第1図において、複数個のパスユニット4,5-0,……,5-3が中央ロジックパス22に接続する。 典型的には、パスユニット4はランダムアクセス メモリであり、第1図のデータ処理システム用の 主記憶装置として機能する。パスユニット5-0 乃至5-3は、典型的にはキーポート等の入力/ ディスクが新た化システム化装着され、そのディスクがマスターでないことがマスター検出器化よって決定された場合、システムは検査を行ってそのディスクが翻定されたコピーであるか否かを決定する。認定されたコピーであるならば、システムはそのディスクをアクセスすることが可能となり通常の情報読出しまたは審込みを行う。

特定のプログラムが認定を受けているディスク上でアクセスされるべきときは、そのプログラムが当該コンピュータンステムでの使用認定を受けているか否かを検査する。そのプログラムが使用認定を受けており、かつそのディスクも認定を受けているときには、システムはそのディスクとそこにストアされている該プログラムをアクセスすることが許される。

以上要約したように、本発明は、認定を受けていないブログラムとディスクの使用を防止する一方で、認定を受けているブログラムを認定を受けているディスクに対して容易に分配し得るブログラム保護方法および装置を提供するものである。

(12)

出力装置、フレックスデイスクおよびハードデイスク記憶装置、パラレル入力/出力装置、処理ユニット等を含む。

第1図において、パスユニット5 - 0は、フレックスディスク装置25と、この装置25を第1 図のシステムにインターフエイスさせるための普通の制御回路とを有する。

フレックスデイスク装置 2 5 とパスユニット 5 - 0は、システムにコンピュータプログラムをロードするために使われる。第 1 図のシステムは、システム内での使用認定を受けているデイスクやプログラムだけを受け入れるように設計されている。

第1図において、ユニット6にはプログラム可能アレーロジック装置88が備えられる。このロジック装置88は、アドレスパス17から各アドレスを受け取るとこれに応答し、所定のアルゴリズムおよび/またはコーディングに従つて、コード化出力をデータパス18上に与える。パス18上の出力はシステム識別子である。このシステム

(13)

特開昭59-17655(5)

識別子はパージンフレックスデイスクの認定データフィールドにストアされ、しかる後にシステムが該デイスクから読み出せるようになつている。

デイスク駆動アッセンブリー第2図

第2図には、第1図のフレックスデイスク装置 25の一部をなすフレックスデイスク駆動アッセ ンプリを概略的に示す。点線で示されたフレック スデイスク26は、保護ジャケット27内に入れ られている。デイスク26はジャケット27内に入れ られている。ジャケット27とデイスク26 は一体になつて矢印24の方向で第2図の駆動ア ッセンブリへ挿入される。この挿入を行うため、 ゲート30は支点20の回りで矢印21の方向へ 特ち上げられ、デイスク26とジャケット27を 挿し込みまたは引き出すためのクリアランスを与 える。

第2図のディスク駆動アッセンプリには、フレックスディスクがシステムに新しく接着されたことを検出するための、スイッチ31の形態をした検出装置が設けられる。ゲート30が持ち上げら

(15)

する。ヘッド 1 1は、ヘッド 駆動 アッセンプリ28 により前後に移動する。ヘッド 1 1はジャケット 2 7に設けられた開口の上方に位置し、これによつてディスク 2 6 の表面に直接アクセスする。

ジャケット 2 7 の所定半径方向位置には、デイスク 2 6 用のタイミングトラックを露出させるための孔 1 0 が設けられている。第 3 図を参照すると、タイミングトラックにタイミングインジケータ 3 5 が示されており、このインジケータ 3 5 は 第 2 図の孔 1 0 と 対応する半径方向位置にある。インジケータ 3 5 は普通孔であるが、他の任意の型式のインジケータも使用可能である。

ジャケット27は2つの部分からなり、第2図 において一方の部分はディスク26の上側にあり、他方の部分はディスク26の下側にある。孔10 はジャケット27の上側および下側部分を通つて延び、これによりインジケータ35が孔10に重なつたとき、光線がしや断されることなくジャケット27とインジケータ35を通つて全光路を進行する。

れたとき、スイッチ31はプログラム保護信号PPをライン44上に与える。このPP信号は、ゲート30が開かれたこと、したがつて認定を受けていないデイスクがフレックスデイスク25に挿入されたかもしれないことを表わす。このプログラム保護信号PPは、挿入されたデイスクが認定を受けているか否かを決定する検査を開始させる。

ゲート30が持ち上げられるとき、リンケージ32が運動して部材39はアンセンブリ41の動作を介して上方へ引き上げられる。ゲート30が開くとき、この部材39の上方向運動によりチップ42をデイスク26の中央インジケータ16から引つ込ませる。チップ42は部材39に回転可能に係止する。インジケータ16内に保止しての数にないで、この端にて駆動する。そしてディスク26をクランプも込みへッド11はディスク26にデータを書き込んだり読み出したり

(16)

第2図において、光源34と光検出器33とからなる光学的検出装置が孔10と一直線に並ぶ位置に配置される。検出器33は、ディスク26の任意のインジケータ、例えばタイミングインジケータ35が検出器の光軸8と重なる位置にきたときにこのインジケータを検出する。タイミングマーク35は、1回転毎に1度だけな10および軸8と重なり、したがつて1回転毎に1度だけインジケータ検出器33により検出される。タイミングマーク35は、磁気ディスク26に対する暫込みおよび読出しデータを同期化するよう普通の仕方で使用される。

インジケータ35,36が同時に開口10に現われることはないので、マスターデイスクは容易に検出され得ない。そこで1つの実施例では、デイスクジャケット27にそのデイスクがマスターであることを表示する切欠き94,95を殴ける。切欠き94は、脱出し専用デイスクを表示するための優難切欠きである。

<u>_マスターディスクー</u>第 3 図

類3図に示すように、本発明によれば、第2のインジケータ36がインジケータ35と同一半径距離をもつてタイミングトラックに設けられている。図示の例においてインジケータ36は孔である。しかしながら、任意の型式のインジケータが使用可能である。而して、第3図のデイスク26が第2図の駆動アンセンブリにロードされたとき、インジケータ35,36はそれぞれ1回転毎に1度だけ第口10および軸8と重なる位候にくる。

インジケータ検出器33は、インジケータ35, 36の存在を検出するとこれに応答して出力信号 パルスを発生する。

第3図において、インジケータ35に対するインジケータ36の角度変位 Dは、検出器33によりインジケータ35に対して検出された信号とインジケータ36に対して検出された信号間の時間変位を決定する。変位 D は、ディスク26がマスターであることを表示するための所定値に選ばれる。インジケータ36が変位 D とは異なる位

としてカウンタ45のリセント(R)入力に接続する。 カウンタ45は、CLK/X 信号によりクロックされてリセットカウント値からフルカウント値まで カウントし、次いで自動的にリセットされてカウントを続ける。

カウンタ45のパラレル出力はコンパレータ47の一入力に接続する。コンパレータ47の他方の入力には、レジスタ46からの値が受け取られる。コンパレータ47は、レジスタ46の内容をカウンタ45のカウント値と比較する。レジスタ46のカウント値はインジケータ35に対するインジケータ35から得られた信号はカウンタ45なり、セットするように働き、カウンタ45は、マスターデイスクに対してインジケータ36がかカウント値とレジスタ46のカウント値が等しくなるようクロック動作する。

フリップフロップ5日はCLK信号によりクロックされてコンパレータ47の出力をストアする。

避にあるとき、あるいは全然存在しないとき、デ イスク26はマスターとしては認められない。

校出器出力一第4図

第4図には、検出器33の出力を扱わす液形を示す。 t₁, t₂, t₁, t₂, t₁, t₂, t₃, t₄, t₄

<u>マスター検出器一第5図</u>

第 5 図には、光学的検出器 3 3を含むマスター 検出器が示される。第 4 図の波形はライン 5 9 上 の信号を装わす。検出器 3 3 からのライン 5 9 は NANDゲート 5 1 の一入力に接続する。ゲート5 1 の他方の入力はフリンプフロンプ 5 0 の Q出力に 接続される。ゲート 5 1 の出力は、 R.E.S.E.T. 信号

レジスタ46のカウント値とカウンタ45のカウント値間でずれが生じないようにするため。カウンタ45へのクロッキング信号は普通の 1/4 加算器により 1/4 に削算される。このようにして、コンパレータ47がカウンタ45のカウント値とレジスタ46のカウント値間の比較一致を決わす論理"1"出力を発生するとき、その出力はフリップフロップ50にストアされる。

比較一致が検出され、これがフリップフロップ 5 0 にクロック入力されると、NANDゲート 5 1 が不能化され、これにより検出器 3 3 からライン 5 9 に与えられたどの検出パルスもカウンタ 4 5 をリセットすることがない。フリップフロップ50 がその Q 出力に論理 "1"をストアしその Q 出力に論理 "0"をストアするようクロックされていなければ、 Q 出力は論理 "1"であり NANDゲート 5 1 を可能化する。ゲート 5 1 が可能化されると、ライン 5 9 上のパルスはどれもカウント 4 5 をリセットする。

コンパレータ47からの比較一致がフリップフ

特開昭59-17655 (7)

ロップ 5 0 K ストアされているとき、ライン 5 9 上のパルスは NANDゲート 5 4 K より検出されてフリップフロップ 5 5 を クロックする。 フリップフロップ 5 5 k を D 入力を論理 "1" k 接続しており、クロックされると Q 出力に論理 "1"をストアする。 フリップフロップ 5 5 k ストナされたこの論理 "1"は、 ANDゲート 4 9 の出力が転移すると K よりフリップフロップ 5 6 k 伝送される。 ゲート 4 9 は検出器 3 3 と デコーダ 4 8 から入力を受け取る。

デコーダ 4 8は、デイスク 2 6 の一回転完了を 表わすカウンタ 4 5 のカウント 値を認識するよう に設定される。カウンタ 4 5 が NANDゲート 5 1 からのパルス 3 5 により 等カウント値にリセント されると、デコーダ 4 8 は、もしりセント状態に なければ、デイスク 2 6 の 1 回転完了を 装わすカ ウント値まで達して 論理" 1"を A N D ゲート 4 9 に与える。デコーダ 4 8 からのカウント 値と 検 器 3 3 からライン 5 9 上へのパルスとが 同時に存 在すると、フリンブフロンブ 5 5 の内容がフリン

(23)

46にはマスターインジケータ36の位置を表わすカウント値がストアされる。マスターインジケータ36が検出器33によつて検出されるべき位置にあり、かつ第4図のtgパルスが発生すると、コンパレータ47は条件付けられて論理"1"をフリップフロップ50のQ出力を論理"0"にする。NANDゲート51に論理"0"が与えられると、ライン59上のtgパルスはNANDゲート51の出力に影響しなくなる。したがつて、カウンタ45はtgパルスの働きによつてリセットされることがない。

しかし、t_xパルスはフリンプフロンプ50からの論理"1"と一緒にNANDゲート54に入力され、ゲート54の出力を論理"0"にして論理"1"をフリンプフロンプ55にクロンク入力せしめる。この論理"1"は、カウンダ45がフルサイクルカウント値に達して検出器48により検出されるまでフリンプフロンプ55にストアされる。検出器48からのフルサイクルカウントは、ディスク26の次の回転においてインジケーダ35が検出器33

プフロップ 5 6 K クロック入力され、 論理" 1"の MASTER 信号がライン 5 8 K 与えられる。 MASTER 信号がフリップフロップ 5 6 K クロックされると同時に、フリップフロップ 5 5 はゲート 4 9 からの出力によつてリセットされる。

フリンプフロンプ5 6はゲート57からの出力によつてリセントされる。ゲート57は、NANDゲート51が論理"0"出力を与えてカウンタ45をリセントするときゲート49がデコーダ48からの出力の発生したことを表示していない場合に、出力を与える。

第3図のディスク26がマスターディスクである場合、第5図のマスター検出回路の動作は次のようになる。すなわち、ディスク26のインジケータ35から得られる第4図のパルスt,によりライン59上に信号が現われ、フリンブフロンブ50からゲート51への出力は論理"1"になる。これにより、ゲート51の出力は論理"0"になりカウンタ45をリセントする。しかる後カウンタ45はクロンクパルスをカウントし続ける。レジスタ

(24)

と 重なる位配にきたときに発生する i,パルスと協働してフリップフロップ 5 5からの 鼬理"1"をフリップフロップ 5 6にクロック入力せしめる。このとき、ライン 5 8 上の MASTER 信号はデイスク 2 6がマスターであることを信号する。マスターデイスク 2 6が第 2 図の 駆動アッセンブリ内にある限り、フリップフロップ 5 6 はゲート 5 7 によつてリセットされることはない。

ディスク26がマスターディスクでない場合。 第5図の回路の動作は次のようになる。すなわち、インジケータ35からいパルスが発生したとき、フリップフロップ50は再びクロックされてその Q出力に論理"1"を有し、これによりゲート51 の出力はカウンタ45をリセットする。インジケータ36が全く存在しないか、または変位"D"と は異なる位置にあるとすれば、コンパレータ47 は、出力を与えるとしても、それはライン59上 のパルスと一致しない時点でフリップフロップ50 に与える。したがつて、NANDゲート54はフリップフロップ55のQ出力に"1"をゲートするこ

(25)

とがない。

しかし、第2のタイミングインジケータる6が 変位"D"とは異なる位置にある状況下においては、 第5図の回路の動作は次のようになる。すなわち、 ライン59上の各パルス t1, t2, t3,......... ta は RESET 信号がカウンタ45をリセットするよう にゲート51を条件付ける。これにより。 カウン タ45はフルサイクルカウント値に達しなくなり、 デコーダ 4 8 は A N D ゲート 4 9 に対する入力を 与えない。したがつて、ライン60上にCYCLE SYNC信号は現われない。 ライン60上の信号は、 輪理"ロ"であり、NANDゲート51からの各出力 と協働してフリップフロップ 5 6をりセットさせ ライン58上にMASTER 信号が現われないよう にする。 1回転につき CYCLE SYNC信号が現わ れないとすれば、これは遺法なマスターディスク がシステムに装着されていることを示す。

デイスク26が1つのタイミングインジケータ 35だけしか有していない場合。第5図の回路の 動作は次のようになる。すなわち、t₁, t₂, t₃, t₃,

(27)

ようクロックされるのを防止する。このような状態下において、ライン60上の CYCLE SYNC 信号はフリンプフロップ 55.56 を連続的にリセットする。ライン 58上に MASTER 信号がないときのライン60上の CYCLE SYNC 信号は、ディスク26がマスターの認定されたコピーであ

ることを表示する。

デコーダ48は、ディスク26が1回転したときに存在する場分位置の数を扱わすカウント値をもつように設定される。例えば、デコーダ48はカウント値"252" に設定され、カウンダ45は8ピット2進カウンタである。「人間質回路で 量 x は、ディスク26が1回転する関毎に252個のクロックパルスがカウンタ45に供給されるように選ばれる。変位"D"がる0"の場合、デコーダ48は"252" にセットされ、レジスタ46はカウント値"42" をストアする。

普通、タイミングインジケータ 35,36 のサイズは、カウンタ 4 5 の単一カウントによつて表わされる寸法より大きく選ばれる。したがつて、イ

1.信号がライン 5 9上に現われる度毎に、ゲート 5 1は条件付けられて RESET 信号はカゥンタ45 をリセントする。1. し.し.し.し.バルスは現われず、かつカウンタ 4 5 は 1 サイクル毎に 1 度だけしかリセントされないため、検出器 3 3 からライン59 に信号が与えられると同時にデコータ 4 8 は出力を与える。これにより、ANDゲート 4 9 は 1 サイクル毎に 1 度条件付けられてライン 6 0 上に CYCLE SYNC信号を与える。

カウンタ45のカウント値がレジスタ46のマスターカウント値に一致したとき、フリップフロップ50はクロックされて論理*1*をストアする。しかし、ライン59上に対応パルスがないため、フリップフロップ50がクロックされたときNANDゲート54も可能化されない。而して、マスターインジケータ36に対応するタイミングパルスがライン59上に存在しないときのコンパレータ47の出力は、カウンタ45がリセントされるのを防止するとともに、フリップフロップ55が*1*をストアする

(28)

ンジケータ36の実際の寸法は、インジケータ36がカウンタ45のカウント"41"、"42"および"43" によつて表わされる位置に存在するように選ばれる。フリップフロップ50のクロックレートはカウンタ45のクロックレートより、任大きいため、フリップフロップ50がマスターインジケータ36を検出し損なうことはない。もちろん、タイミングインジケータ35.36のサイズ、(デコーダ48によつてデコーディングされた数により設わされる)フルサイクルのカウント数、およびタイミングインジケータ360位置は全て変数であり、ディスク26のクロックレートCLKと角速度の関数として決定される。

| 昭定回路一第6図

第6図に、認定回路の詳細を示す。第6図の認定回路は第1図のパスユニット5-0の一部である。 第1図のパスユニット5-0は、フレックスディスク装置25と、この装置25をパス22にインターフェイスさせるのに必要な全ての制御回路とを

特開昭59-17655 (日)

具備する。このような制御回路は標準型であり、多数の従来構成部品を有する。 郎 6 図において、パスユニット5-0には、デイスク装置7 3 とデータを転送し合うデータレジスタ7 2 が 備えられる。このディスク装置は第 2 図の駆動アッセンプリを合む。レジスタ7 2は、パッファ87とマルチプレクサ70、71 を介してディスク2 6 からデータを受け取る。 制御シーケンサ 6 5 からのロードデータレジスタ(LDDR)信号によつてレジスタ7 2 が可能化されたとき、データがレジスタ7 2 にストアされる。

ディスク26からデータが読み出されまたはストアされる位置は、第6図のアドレスレジスタ69によつて決定される。アドレスレジスタ69は、制御シーケンサ65からのロードアドレスレジスタ(LDAR)信号により可能化されてアドレスをストアする。アドレスレジスタ69にストアされるアドレスは、第1図のCLBパス22の一部をなすCLBAアドレスパス17から得られる。パス17からの上位アドレスピットは、デコーダ66に接(31)

与えたり取り出したりする。このパス18はマル デプレクサ70に一入力を与える。マルチプレク サ70はマルチプレクサ71に一入力を与える。 マルチプレクサ71はデータレジスタ72に一入 力を与える。

バス18上のデータはバッファ87からくる。 パップア87はデータレシスタ72からデータ出力 を受け取る。マルチブレクサ70は、デイスク装 置73内のディスク26から第2データ入力を受 け取る。バス18上のデータは、制御シーケンサ 65から智込みMM信号が送られてきたときにマル チブレクサ71とデータレジスタ72に入力され る。 W信号が送られてこないとき、マルチプレク サ70はディスク装置73からのバス61上のデ ータを選択する。

パス18上のデータは、システム 職別子レジスタ14とブログラム 認定レジスタ92にも入力される。レジスタ14は、 INITおよびVIR信号を受け取るANDゲート89の出力によつて可能化されたパス18からデータをストでする。 レジ

続し、バスユニット5-0のアドレス空間がアドレスされたことを表示する。パス17からの下位ピットは、マルチプレクサ68の一入力に接続し、アドレスレジスタ69にロードされる。マルチプレクサ68の他方の入力はコードアドレス発生器67に接続する。コードアドレス発生器67は、デイスク26上のシステム識別子フィルード位置およびブログラム名フィルード位置のアドレスをそれぞれストアする。

アドレス発生器 6 7 は、アドレスを連続的に出力する観出し専用メモリ、カウンタその他の装置である。この発生器 6 7 は、O R ゲート 8 6 からリセット 信号を受け取つたときにスタートアドレスにリセットする。発生器 6 7 は制御シーケンサ65 からの A 8 信号により新たなアドレスにステップする。

マルチプレクサ 6 8 は、フリップフロップ 8 2 からの初期化(INIT)信号を受け取つたときにコードアドレス発生器 6 7 から アドレスを選ぶ。 CLBDパス 1 8 は、パスユニット5 - 0 にデータを

スタフ4にストアされたシステム隙別子は。マル チプレクサにより選択されて、データレジスタ72 にスト丁されデイスク26に書き込まれる。マル チプレクサフ1による選択は、フリップフロップ 78からパージンディスク表示信号 VIRが送ら れてきたときに行われる。信号VIRがないとき、 マルチプレクサ71はマルチプレクサ70の出力 を選択してこれをデータレジスタフ2にストアす る。テストバージン信号TEST VIRがフリップ フロップ80のQ出力に与えられないとき。レジ スタ74からのシステム膜別子はマルチブレクサ 7 6 により選択されてコンパレータ 6 4 の一入力 に供給される。 TEST VIRが与えられたときは、 レジスタ 7 5 からのパージン I Dがマルチブレク サフもにより選択されてコンパレータ64の一入 力に供給される。コンパレータ64の他方の入力 には、データレジスタフ2の出力が供給される。

コンパレータ 6 4は、TEST VIR信号が与え られたときはデータレジスタ 7 2の内容をレジス タ 7 5からのパージン I Dと比較し、それ以外の

特開昭59-17655 (10)

ときはデータレジスタ72の内容をレジスタ74からのシステム酸別子と比較する。比較一数が生じたときコンパレータ64はANDゲート84,85を可能化する出力を発生する。

第6図において、ORゲート86は第2図のゲートセンサ31からライン44を介してPP信号を受け取る。図中、ゲートセンサ31はデイスク装置73の一部として概略的に示されている。ORゲート86はシステムクリア信号SYCLRも受け取る。この信号SYCLRは、例えば第1図のシステムに電源が入つたときに与えられる。信号SYCLRは、それ以外でもレジスタや他の記憶装置の状態が疑わしいときにはいつでも与えられる。ORゲート86が条件付けられてその出力を発生したとき、認定フリンブフロンブ81はQ出力に"O"を与えQ出力に"1"を与える。

第6図の回路の動作が終了して第2図のアンセンプリに装着されたデイスクが認定を受けると、DISC AUTH 信号がANDゲートタを可能化する。デイスク26にストアされたプログラムがシ

(35)

レクサ68は発生器67からコードナドレスを選 択してこれをアドレスレジスタ69にストアする。 INIT信号は制御シーケンサる5にも入力されて シーケンサ65の出力信号を初期化し、これによ り第6図の装置による認定検査機能を遂行させる。 INIT信号はANDゲート83にも入力される。 ANDゲート83は他方の入力に第5図のマスター 検出器43からのMASTER ラインを受ける。 INITを与えるフリップフロップ 8 2によつて認 定シーケンスが開始されかつデイスク26が MASTER にょつて表示されたマスターディスク であるとき。ゲート83は条件付けられてフリッ ブフロップ 8 0 の Q 出力に論理" 1 "をクロックす る。これにより、フリップフロップ80のQ出力 はTEST VIR信号を与える。このTEST VIR 借号によりデイスク26はパージンマスターデイ スクであるかどうかの検査を受ける。 TEST VIR 信号はANDグート84を町能化する。グート84 の他方の入力にはコンパレータ64の出力が供給 される。 TEST VIR信号によりマルチブレクサ

ステムに対して認定を受けると、レジスタ92の 出力はANDゲート91を条件付ける。ゲート91 から与えられた出力は、フリップフロップ81を 可能化してそのQ出力に論理"1"をストアさせそ のQ出力に論理"0"をストアさせる。

フリンプフロップ 8 1 がリセントしたとき、例えば第 2 図のゲート 3 0 が開いて P P 信号をライン 4 4 に与えたとき、ANDゲート 6 2 はフョップ 8 1 の Q 出力からの論理" 1"によって可能化される。ANDゲート 6 2 が可能化だされる。ANDゲート 6 2 が可能化だされる。ANDゲート 6 2 が可能化だされる。 ANDゲート 6 2 が可能化だされる。 T 2 ロップ 8 2 はクロックされてその Q 出力により 1 NIT 信号を 5 といまり 1 NIT 信号を 5 の 回路はディスク 2 6 が認定を 受けている 1 NIT 信号は、割込み 信号 と でライン 3 8 を介して 第 1 図の処理装置 2 に 供給される。

さられ、 INIT信号が与えられると、マルチブ (36)

7 6はレジスタ7 5からのパージンIDをコンパレータ64の一入力に与える。データレジスタ72の内容がパージンIDと同じであるとき。コンパレータ64の出力はANDゲート84を条件付けてVIR信号をフリンブフロンブ7 8のQ出力にストアせしめる。第2図のアンセンブリに装着されたマスターディスクはパージンであることがVIRによつて表示されると。マルチブレクサ71はレジスタ7 4からのシステム職別子をディスク26に書き込むよう眩離別子をデータレジスタ72にストアせしめる。

ンステム酸別子は、INIT信号がライン38に与えられたときにプロセンサ2に対する割込みの結果としてレジスタ74にロードされている。シーケンサ65からの可能化信号LDDRの作用によつてシステム酸別子がデータレジスタ72にストアされたとき、フリンプフロンプ77はクロンクされてTEST VIR信号をストアする。これと同時に、LDDR信号の印加によつてパージンフリンプフロンプ78がリセントされる。

(37)

待開昭59-17655 (11)

レジスタ72ドパージンIDがストアされると。 シーケンサ65からのW信号によつて書込みサイ クルが生じる。パージンIDはナドレスレジスタ 69によつて指定されるアドレスにでディスク26 に書き込まれる。

しかる後、VIR信号が与えられていないので、マルチプレクサ71はマルチプレクサ70の出力を選択してこれをデータレジスタ72に入力せしめる。側御シーケンサはRラインにより読出しサイクルを生じさせ、これによりシステム酸別子がディスク装置73から読み出されデータレジスタ72にストプされる。

フリップフロップ 7 7 が LDDR信号によりクロックされると、そのQ出力はフリップフロップ80 をリセットし、これにより TEST VIR信号は生じなくなる。マルチプレクサ 7 6は、レジスタ74からのシステム酸別子を、デイスク 2 6 から既に飲み出されているデータレジスタ 7 2 からのシステム歳別子と一緒にコンパレータ 6 4 の入力に供給する。コンパレータ 6 4 が出力を与えると、

(39)

るLDDR信号、データレジスタ72の内容をデイスク26に書き込む操作の指令を与えるW信号、デイスク26の内容をデータレジスタ72に説み出す操作の指令を与えるR信号、およびアドレス発生器67を増分させるAS信号等がある。これらのシーケンス信号は、INIT信号が与えられないときには普通の仕方でデータの読出しおよびであると、制御シーケンサ65はプログラム保護機構を構築するためのシーケンス出していまする。これらの信号は、次の表1を参照して能しく説明される。

ANDゲート85はフリップフロップ80がりセットされる場合に可能化され、これによりフリップフロップ79はクロックされてディスク認定信号DISC AUTHを与える。DISC AUTH信号はフリップフロップ81をクロックしてAUTH信号を生成させる。このAUTH信号は、フリップフロップ82をリセットしてINIT信号を消すとともにフリップフロップ77,79をリセットする。INIT信号が消えると、ライン38上の側込みは解除され第6図の回路はディスク26がCLBパス22によつてアクセスされるべき認定を受けたスとを表示する。さらに、INIT信号が消えると、マルチプレクサ68はアドレスパス17をレジスタ69に直接接続し、パス18はデータレジスタ72と接続する。

第 6 図において、制御シーケンサ 6 5 は標準型のシーケンスロジック装置であり、普通の仕方で多数のシーケンス信号を与えるよう動作する。それらの信号には、アドレスレジスタ 6 9 を可能化する LDA R信号、データレジスタ 7 2 を可能化す

(40)

表 1

LDAR = (INIT * T1)

+ (Load AD Normal) * INIT

R = (TEST VIR * INIT * T2)

+ $(\bar{T}\bar{E}\bar{S}\bar{T}^{\top}\bar{V}\bar{I}\bar{R} * \bar{V}\bar{I}\bar{R} * INIT * T5)$

+ (VIR * T6 * INIT)

+ (Read Normal) * ÎNÎT

W = (VIR * INIT * LDDR * T4)

+ (Write Normal) * INIT)

LDDR = (VIR * INIT * T3)

+ (R * INIT) * (T2 + T5 + T6)

+ (Load DA Normal) * INIT

AS = T1 + T2 + T3 + T4 + T5 + T6

表1において、星印記号"水"は論理ANDを表わ し、プラス記号"+"は論理ORを表わす。ASを 除く各等式の最下行は、初期化信号INITが与え られないときの通常の動作を表わす。その他の行 はINITが与えられたときのシーケンサの動作を 表わす。

ディスク認足動作

ゲート30が開き、マスターディスク26が第 2図のデイスクアッセンプリに装着されたときの 第6図の回路の動作を述べる。ゲート30が開く と。PP信号がORゲート86に受け取られてフ リップフロップ81をリセットする。第1図のシ ステムがパスユニット5-0をアドレスしたときフ リップフロップ81はANDゲート62を可能化 し、デコーダ 6 6 は A N D ゲート 6 2 を条件付け てフリップフロップ82に INIT信号を生成させ る。 INITが与えられると、 段 1 に示される LDAR信号はTで初期化してアドレスレジスタに コードアドレス発生器67の内容をロードする。 発生器67からのアドレスは、システム識別子が ストアされるデイスク26のフィールドのナドレ スである。 INIT信号により割込みが処理装慮 2 に与えられ。処理装置 2はシステム識別子を第6 図の発生器14にロードせしめる。発生器14は。 INITが存在するために可能化されてシステム識 別子を受取る。

(43)

デイスク26がパージンマスターであるとき。 レジスタ74からのシステム瞳別子はデータレジ スタ72にロードされる。データレジスタ72は LDDR信号によつてロードされる。この LDDR信 号は、 表1化示されるように、 VIR信号および INIT信号が共に存在するときにTIで与えられ る。 T s で LDDR信号がシステム識別子をレジス タ72にストアさせたとき、書込み信号Wが喪1 に示されるようにT4 で与えられてデータレジス タ72の内容をデイスク26に書き込む。 T a で LDDR信号が与えられてレジスタフ2にシステム 瞰別子がロードされると、VIR信号はなくなる。 この状態下において。 P.信号が T 5 で与えられ、 デイスク26から競み出されたシステム識別子を データレジスタ72にストアする。 LDDR信号が T6 で与えられ、デイスク26から読み出された データをレジスタ12にストナする。

このときレジスタ74の内容がデイスク26から読み出されたレジスタ72のシステム識別子と 比較される。エラー条件が存在しなければ、それ

INIT信号と MASTER 信号はゲート83を条 件付けてTEST VIR信号を発生させる。 TEST VIR 信号は装1に示される INIT信号と協働し てT2 でR個号を発生せしめ、レジスタ69によ つて指定されるナドレスにてディスク26の内容 を読み出す。デイスク26から読み出された情報 はマルチプレクサ 70,71を介してデータレジス. ダフ2にストアされる。衷1に示されるように。 INIT信号が存在するときのT2でのR信号はT2 でLDDR信号を発生せしめ。ディスク26からの゛ データをデータレジスタフ2にストア可能にする。 TEST VIR信号によつてマルチプレクサ76は、 レジスタ15からのパージンIDを選択し、次い でこれをレジスタ72内のデータと比較する。レ ジスタ75かちのパージンIDとレジスタ72の 内容が同じであるとき、コンパレータ64は出力 信号を発生してフリップフロップ78からVIR を生成させる。レジスタ 72, 75 の内容が同じで ないとき、コンパレータ64は出力信号を発生せ ず、VIR信号は生成されない。

(44)

らは比較一致する答である。ANDゲート85が 条件付けられてDISC AUTH 信号を与える。こ の信号はANDゲート91を可能化する。プログ ラム認定レジスタもセントされたとき、ゲート91 が条件付けられてフリンプフロップ81からAUTH 信号を生成させる。AUTH信号はINIT信号を消 載させ、デイスク26は第1図のシステムの通常 のアクセス動作のために準備化される。

ディスクがパージンではなくてフリップフロップ 78から VIRが与えられなかつたとき、レジスタ 74のシステム酸別子はレジスタ 72 にロードされることがなくディスク 26 に書き込まれることもない。

マスターデイスタがパージンでないとき、第6 図の回路の動作は次のようになる。すなわち、データレジスタ12の内容がレジスタ15の内容と同じでないことがコンパレータ64により決定されると、VIR信号は与えられない。レジスタ72にデータを殴くT2での読出し動作は、フリップフロンブ17をリセントし、次のCLK後に

(45)

. 特周昭59-17655 (18)

TEST VIR信号を消滅させる。VIR信号と TEST VIR信号が存在しないと、マルチプレク サ 7 るがスイッチしてシステム 職別子レジスタ74 の出 力を選択し、これをデータレジスタフ2の内 容と比較させる。比較一致が生じると、ゲート85 が可能化され、フリップフロップ79はクロック されてDISC AUTH 信号を与える。当該プログ ラムも認定を受けているとき、 DISC AUTH 信 号はANDゲート91を条件付けてフリップフロ ップ81をクロックし、これにより AUTH信号を 与えるとともに INIT信号を消す。 INIT信号が なくなると、割込みる8は解除され、第1図のバ スユニット5-0は一般的使用のため利用可能にな る。この動作はノン・パージンのマスターディス クに対して生じる。ノン・パージンマスターディ スクは、第1図のシステムで使用認定を既に受け ているマスターディスクである。

デイスク26がマスターディスクでないとき。 第6図の回路の動作は次のようになる。すなわち。 デイスク26がマスターでないとき、MASTER

(47)

信号も与えられない。而して、INIT信号は与えられたままであり、ライン38上の割込みも解除されない。十分な時間期間が経過してもライン38上の割込みがなくならないとき、処理装置2はその事態を認識してプログラム保護イクセブンヨンを発し、これによりパスユニット5-0K装着されているデイスクは認定されているものではないことを表示する。

第1図のシステムにおいて、処理装置2は普通の仕方でライン38上の削込みを検出するよう動作する。ライン38上に削込みを起こすパスユニット5~0のアドレスは、処理装置2からパス17上に供給されたものである。第1図のブログラム可能アレーロジック装置88は、VIR信号により可能化されるとこれに応答し、データパス18上に出力を与える。この出力は、パスユニット5~0に転送され、前述した仕方でANDゲート89の出力によりシステム隙別子レジスタ74にストアされる。

図示の例において、アレーロジック袋置88は

信号は与えられず、したがつてANDゲート83 の出力も発生しない。その結果、TEST VIR信 号とVIR信号は与えられない。表1のT5にお ける読出し動作は、アドレスレジスタ69にょつ て指定されるアドレスからデータを読み出すこと になる。デイスク26のアドレスされた位置から 得られたデータはデータレジスタフ2にストナさ れる。デイスク26からのレジスタ12と内容が システム職別子レジスタ74の内容と同一である とき、コンパレータ64は出力を発生してAND ゲート 8 5 を条件付ける。 A N D ゲート 8 5 はっ リップフロップフタをクロックして DISC AUTH 信号を生成させる。認定を受けているプログラム に対して、DISC AUTH 信号はAUTH信号を与 · えINIT信号を消す。この状態において、コンパ レータ64が論理"1"出力が与えられると。ディ スク26は認定を受けているマスターの認定され たコピーである。データレジスタ72,74 の内容 が同じでないとき。コンパレータ64から出力は 発生せず、したがつてDISC AUTH 信号もAUTH

(48

単一アドレスシーケンスによりアドレスされる。 しかし、装置88から適正な出力が生じる前に装 置88をアドレスするための多重シーケンスアド レスが必要になることもある。多重シーケンスア ドレスを使用すれば、この保護機構を打破しよう とする企てに対して値めて強力な保護が得られる。

プログラム町能アレーロジック装置88はシススク26が認定を受けているものであるか否が不かみない。 パージンマスターデイを クロ場合、装置88から与えられたシステム 散別 子はディスクにせしめ、このディスクは オスクにせしめ、このディスクは アイスクにせしめ、このディスクは アイスクに 世 1 図のシステムで 使用 こう ツクラム町能アレーロジック 接能を 遊行し、システム 職別子を出力による。 例えば、パス17ム は 18 に 5 との 機能を 遊行し、システム 職別子を出力に 1 2 に 5 の 場合システム 職別子はプログラム町能アレーロジック 装置88

(49

のアドレスにすぎない。

認定されたプログラム動作

第1図において、非揮発性メモリ90は、バス17によりアドレスされて出力をデータバス18に与えるよう接続される。非揮発性メモリ90は、バス17上のアドレスピントによりアドレスで間報でVIR信号の状態に応じてバス18からの情報をバス18から情報を受けなりその情報をアドレスされた位置にストアする。VIRが存在したいよされた位置にストアする。VIRが存在したいよされた位置にストアする。VIRが存在したいとき、メモリ90は統出しモードでのみ動作し、出力データをパス18に送る。非揮発性メモリ90は、第1図のシステムの電源がオフになりその後再びオンになつたときでも、その配置情報を保持する。

デイスクに蓄積されたプログラムが第1図のシステムに対して使用認定を受けているか否かが決定されるとき、メモリタ0はアドレスされて読み出される。例えば、256種類までのプログラム(51)

26からのプログラム名(ネーム)である。 パー ジンマスターディスクに対してデータレジスタ72 からプログラム名(ネーム)がアクセスされたと きに決定されたプログラムアドレスにて、論理 1" ピットがメモリ90にストアされる。

パージンマスターディスク(VIRが与えられる) に対しては番込み(WRITE)動作が終了した後、 またはノン・パージンディスク(VIRが与えられない)に対しては直接、下位のアドレスピットの ブログラム名(ネーム)を用いてメモリ90が脱み出される。"1"または"0"の単一ピットデータは、パス18のピット9を介して転送され、ブログラム認定レジスタ92にストアされてPHOG AUTH信号を与える。当該ブログラムがシステムに対して正式に認定されているとき、レジスタ92は論理"1"をストナし、既にDISC AUTH信号が第6図のフリップフロップフタにより与えられていれば、ANDゲート91を条件付ける。ディスクが認定を受けていなければ、すなわちDISC AUTH信号が与えられていなければ、あるいはブ が第1図のシステムに対して使用認定を受けているとき、メモリ90は8ピットフィールドのプログラム名を含む。パス17上の上位アドレスピットは普通の仕方でデコーデイングされてメモリ90を選択する。下位の8ピットは、ディスク上の可能なプログラム名と対応する。このようにメモリ90は、認定を受けている各プログラムに対する表示を最大限までストアする認定プログラムメモリである。

INIT信号が処理装置 2 により検出されかつ VI R信号が存在しているとき、処理装置 2 は先 ブプログラム可能 アレーロジックメモリ 8 8 をアドレスしてシステム 職別子をアクセス する。前述したように、システム 職別子は第6図のレジスタ74にストアされる。 次いで、処理装置 2 はVIR信号をモニタし、VIR信号があれば、適当な時点でメモリ90を更新する。 この時点はT6 信号の後に起きる。 VIR信号が存在していると処理 装置 2 はメモリ90において書込み (WRITE)動作を実行する。下位のアドレスピットはディスク

ログラムが認定を受けていなければ、すなわち PROG AUTH 信号がレジスタ92から与えられ ていなければ、ゲート91は条件付けられず、 DP AUTH 信号は生成されない。

(52)

デイスクが認定を受けておらずかつプログラム も認定を受けていなければ、フリップフロップ81 が"1"にクロックされてAUTH信号を与えること はない。AUTH信号が与えられないと、フリップ フロップ82はリセットされず、INIT信号は恐 り続け割込み信号としてライン38を介して処理 接曜2に与えられる。INIT信号が所定時間内に 取除かれないとき、処理装置2はプログラム保護 イクセブションが起きたことを認識し、通常の観 出し、書込みのためデイスク26のアクセスを可 能にすることなく次の処理を続ける。

以上好適な実施例を参照して本発明を説明したが、本発明の技術的思想の範囲内で各種の変更、変形が可能であることが当業者には理解されよう。 4. (図面の簡単な説明)

第1図は本発明によるデータ処理システムの全

(53)

体図.

第2図は、第1図のシステムの動作中データを 読出し書込むため、フレックスデイスクを装着し て駆動するデイスクアツセンブリの概略図。

第3図は、マスターディスクに対するタイミングインジケータおよび認定インジケータを有するフレックスディスクの斜視図。

第4図は、第2図のアンセンブリで動作する型 の第3図のマスターデイスクに対してインジケー タ検出器から得られる出力の波形図、

第5回は、第1回のシステムに使用されるマス ターディスク検出器の回路図および

第6図は、第1図のシステムで認定を受けている磁気デイスクを検出するための認定回路の回路 図である。

25……デイスク装置 26……ディスク

33……インジケータ検出器

35……タイミングインジケータ

36……マスターディスクインジケータ

(55)

47.64 …コンパレータ


88……プログラム可能プレーロジック装置


90……非揮発性メモリ

特許出願人 フォーチュン・システムス・コーポレーション

代理人 弁理士 汲 钱 恭 其紀 (外4名)

(56)





手 統 補 正 看

昭和 58年 8月22日

特許庁長官若 杉 和 夫

1.事件の表示

昭和58年特許顕第 101578 号

2.発明の名称

コンピュータプログラム保護方法及び装置

3. 補正をする者

事件との関係 特許出顧人

住 所

名称フォーケエン・システムス・コーポレーション

4. 代 理 人

住 所 東京都千代田区大手町二丁目2番1号 新大手町 206号 全(電路270-664)

氏 名 (2770) 弁理士 湯 浅 恭 三回

5. 補 正 の 対 象 委任状及訳文

出願人の代表者名を記載した願書 タイプした明細書

図 面

6.補正の内容

別無の通り(月、明和す及い図面の内容にはままり

--308---